高功率激光二極管（HPLD）是發(fā)展最快的激光器類別之一，其快速發(fā)展背后的主要驅(qū)動(dòng)力，來源于光纖激光器對(duì)泵浦源的需求激增；目前光纖激光器已經(jīng)成為材料加工應(yīng)用的首選工具。此外，HPLD還廣泛應(yīng)用于光動(dòng)力學(xué)治療、美容手術(shù)和組織外科手術(shù)等醫(yī)學(xué)領(lǐng)域，以及直接用于材料加工中，包括熔覆、3D打印、切割和焊接等應(yīng)用。
HPLD的另一個(gè)應(yīng)用領(lǐng)域是國防工業(yè)，在這個(gè)細(xì)分領(lǐng)域其增長驅(qū)動(dòng)力主要來自對(duì)定向能武器的需求。HPLD能提供的400~2000nm的波長范圍，是任何其他類型的激光器所無法比擬的；其能提供的輸出功率范圍為從1W到300W以上，同時(shí)能在極為緊湊的體積下實(shí)現(xiàn)高達(dá)65%的光電轉(zhuǎn)換效率。[1]目前，單管能在0.5mm×5mm的外觀尺寸下，提供高達(dá)20W的可靠功率輸出。[2]
HPLD由于具備上述一系列獨(dú)特性能，因此非常適用于很多正在不斷增長的廣泛應(yīng)用領(lǐng)域。分析師Nilushi Wijeyasinhe博士的一篇題為《2019-2029激光二極管和直接二極管激光器：技術(shù)、市場(chǎng)和預(yù)測(cè)》的報(bào)告顯示：到2029年，全球激光二極管和直接二極管激光器的市場(chǎng)規(guī)模將達(dá)到139.85億美元，其中激光二極管占119.52億美元，直接二極管激光器占20.33億美元。
關(guān)鍵工藝挑戰(zhàn)
芯片貼合工藝是HPLD制造中最關(guān)鍵的封裝工藝。在這個(gè)過程中，通常采用金錫（AuSn）共晶鍵合工藝，將單管或巴條形式的HPLD芯片貼合到熱沉襯底上。芯片貼合工藝對(duì)HPLD的光學(xué)效率和可靠性起著至關(guān)重要的作用。芯片貼合工藝所面臨的主要挑戰(zhàn)主要包括如何保障：高精度、共晶質(zhì)量、空隙率、共面性，以及如何實(shí)現(xiàn)高混合、大批量生產(chǎn)。
在芯片或巴條的發(fā)射前端面和熱沉襯底的邊緣之間，有著極高精度的定位要求。通常，芯片貼裝工藝完成后，芯片的前端面到襯底邊緣之間，不應(yīng)有凹痕；并且芯片端面突出襯底邊緣的部分，要小于5~10μm。為了實(shí)現(xiàn)這個(gè)目標(biāo)，貼片機(jī)貼裝后的芯片端面凸出襯底邊緣的尺寸，通常應(yīng)小于±2.5μm。激光芯片和襯底邊緣的公差分別小于1μm。因此，貼片機(jī)的定位精度必須小于±1.5μm。
隨著HPLD芯片功率的增加，單管變得更長，有些芯片的長寬比甚至超過了10。在這種情況下，巴條的貼裝極具挑戰(zhàn)性，因?yàn)榇蟮馁N裝表面積將放大貼裝后的缺陷，如空隙率和巴條傾斜角度。
定位精度1.5μm的高速貼片機(jī)
為了解決HPLD生產(chǎn)中面臨的芯片貼裝工藝挑戰(zhàn)，需要一種超高精度的、高速、高柔性的全自動(dòng)貼片機(jī)。這臺(tái)機(jī)器要具備如下特性：定位精度小于±1.5μm、提供可編程的鍵合力、共晶階段和均勻施力過程（在可控力的作用下，沿X、Y、Z方向的微小運(yùn)動(dòng)）。根據(jù)這些要求，MRSI-H-LD 1.5μm全自動(dòng)貼片機(jī)應(yīng)運(yùn)而生。
針對(duì)HPLD芯片貼裝工藝，MRSI-H-LD貼片機(jī)實(shí)現(xiàn)了±1.5μm@3σ的機(jī)械定位精度。同時(shí)，并行處理能力大大縮短了機(jī)器的周期時(shí)間。盡管貼裝速度高度依賴于具體的應(yīng)用，但是典型的貼裝速度仍可達(dá)到每小時(shí)超過150個(gè)CoS（chip-on-submount）單元。
可編程的貼裝頭（bondinghead）具有實(shí)時(shí)閉環(huán)力反饋和調(diào)節(jié)功能，可以對(duì)III-V族半導(dǎo)體元件進(jìn)行精細(xì)處理。例如，通過對(duì)每種組件類型所施加的力進(jìn)行編程，HPLD制造商可以確保每種類型的高功率激光芯片，都可以對(duì)芯片施加經(jīng)過獨(dú)特編程和控制的力，進(jìn)行抓取和放置。
無空隙共晶過程
除了定位精度外，回流焊工藝中的溫度分布，對(duì)HPLD芯片貼裝過程也至關(guān)重要。在共晶過程中，需要格外謹(jǐn)慎，以在芯片和熱沉襯底之間形成一個(gè)薄的均勻共晶界面，使空隙最小，實(shí)現(xiàn)有效且均勻地散熱。這就要求貼片機(jī)對(duì)整個(gè)貼裝區(qū)域的共晶回流溫度進(jìn)行精確且均勻的控制。
HPLD的貼裝過程，需要一個(gè)快速升溫和快速降溫的可編程均勻共晶加熱階段，并且在貼裝過程中溫度必須保持穩(wěn)定。加熱階段還必須有混合氣體保護(hù)層，以防止鍵合表面氧化，并且在冷卻時(shí)界面具有最小的空隙。
例如，貼片機(jī)提供一個(gè)獨(dú)特的脈沖加熱快速共晶鍵合階段，該階段處于保護(hù)氣體之下，保護(hù)氣體中含有90%~95%的氮?dú)浠旌衔铮糜诜乐规I合表面氧化。使用共晶組合，使共晶鍵合工藝溫度最小化，通常為315°C左右。加熱階段可編程到400°C，襯底的溫度保持均勻。加熱階段是為了長期穩(wěn)定性而設(shè)計(jì)的。
一種獨(dú)特的可編程均勻施力解決方案，解決了共面性難題，在將芯片貼裝到襯底上的過程中，以通過向一個(gè)器件施加垂直力和水平力及運(yùn)動(dòng)的方式，來最小化鍵合空隙。一個(gè)用于定制化XYZ-theta的庫，可以在不同的芯片和襯底條件下實(shí)現(xiàn)共面性，提供近乎無空隙的過程控制。
共面控制
HPLD芯片或巴條與熱沉襯底之間的共面性非常重要，因?yàn)樗鼤?huì)影響空隙率和誘導(dǎo)應(yīng)力。因此，缺乏共面性會(huì)影響HPLD的性能和可靠性。
如果沒有良好的共面性控制，由于貼裝后的殘余應(yīng)力在巴條中的積累，巴條可能會(huì)產(chǎn)生翹曲，這通常被稱為“smile效應(yīng)”，[3]并且較長的芯片可能會(huì)產(chǎn)生不均勻散熱，從而在沿單管的長度上產(chǎn)生熱應(yīng)力。因此，不同尺寸的單管芯片或激光巴條芯片，需要不同的鍵合力和精確的力控制。
特別設(shè)計(jì)的自流平（self-leveling）工具提高了鍵合力的均勻性，并且能擠出空氣減少空隙。通過在整個(gè)芯片表面施加均衡的鍵合力，可以產(chǎn)生幾乎無空隙的共晶鍵合，從而提供較高的芯片剪切強(qiáng)度和改進(jìn)的共面性。
動(dòng)態(tài)工具轉(zhuǎn)換
目前，HPLD行業(yè)正處于轉(zhuǎn)型期，由于缺乏標(biāo)準(zhǔn)化，制造商必須要面對(duì)不同外觀的產(chǎn)品增長以及由此所帶來的復(fù)雜性。不同供應(yīng)商所設(shè)計(jì)的HPLD——CoS和BoS（bar-on-submount），呈現(xiàn)出多種不同的形式。因此，對(duì)于HPLD制造而言，高混合率的產(chǎn)品生產(chǎn)是一項(xiàng)極大的挑戰(zhàn)，因?yàn)镠PLD的封裝設(shè)計(jì)必須面對(duì)許多不同的外觀形式，以滿足不同的應(yīng)用需求。
MRSI-H-LD貼片機(jī)能夠在不停機(jī)的情況下，動(dòng)態(tài)轉(zhuǎn)換工具，以處理不同形狀、不同尺寸的零件。該系統(tǒng)提供了業(yè)界領(lǐng)先的生產(chǎn)能力和靈活性，能夠在一臺(tái)機(jī)器上能夠?qū)崿F(xiàn)CoS、BoS、chip on C-mount以及其他HPLD封裝工藝。
利用玻璃芯片對(duì)MRSI-H-LD貼片機(jī)進(jìn)行了性能測(cè)試，并驗(yàn)證了設(shè)備的精度。實(shí)驗(yàn)內(nèi)容包括測(cè)量CoS和BoS芯片貼裝工藝的位置精度、測(cè)量HPLD巴條的平坦度，以及用掃描聲學(xué)顯微鏡（SAM）測(cè)量空隙率。
基于15個(gè)數(shù)據(jù)點(diǎn)的樣本情況，實(shí)驗(yàn)結(jié)果顯示，在X方向和Y方向的放置精度分別小于1μm@3σ和0.5μm@3σ（見圖1）。此外，MRSI-H-LD貼片機(jī)還具有倒裝芯片功能，能夠完成P側(cè)向上和P側(cè)向下的處理。
圖1：實(shí)驗(yàn)測(cè)試顯示，MRSI-H-LD貼片機(jī)在X方向和Y方向的放置精度分別小于1μm和0.5μm（@3σ）。
CoS
對(duì)于典型的P側(cè)向上的CoS芯片貼裝的工藝要求，如圖2所示，CoS芯片貼裝中的關(guān)鍵尺寸是激光芯片相對(duì)于AuSn涂層的凸出量，即圖2中OH的尺寸，也就是下面的俯視圖中所顯示的A的邊緣（單管的端面邊緣線）到C的邊緣（AuSn表面線）的距離。對(duì)10個(gè)CoS進(jìn)行測(cè)試的結(jié)果表明，貼裝精度小于±3μm @3σ，無凹陷，凸出量OH小于4μm。
圖2：對(duì)于典型的P側(cè)向上CoS芯片貼裝的工藝要求，最關(guān)鍵的一個(gè)尺寸參數(shù)是OH，即A的邊緣（單管的端面邊緣線）到C的邊緣（AuSn表面線）的距離。
除了幾何位置分析之外，為了檢測(cè)焊料界面的空隙率，還使用掃描聲學(xué)顯微鏡檢測(cè)了尺寸為4mm×500μm×120μm的激光芯片樣品，該芯片通過AuSn焊料貼裝到AlN襯底上。貼裝后空隙率遠(yuǎn)優(yōu)于MIL-STD 883K Method 2030.2規(guī)范，并且還通過了更嚴(yán)格的HPLD空隙率規(guī)范（見圖3）。
圖3：CoS空隙率測(cè)試表明，貼裝后的空隙率遠(yuǎn)優(yōu)于MIL-STD 883K Method 2030.2規(guī)范，并且還通過了更嚴(yán)格的HPLD空隙率規(guī)范。
雖然放置可重復(fù)性、精度和空隙率是HPLD芯片貼裝的重要性能指標(biāo)，但是這些指標(biāo)還必須要高速實(shí)現(xiàn)。典型的溫度分布用于共晶芯片貼裝工藝；總周期時(shí)間為23s，或每小時(shí)貼裝超過150UPH（units per hour）。
Chip on C-mount
以下是在銅鎢（CuW）C-mount封裝中，貼裝單管芯片所獲得的實(shí)驗(yàn)結(jié)果。在實(shí)驗(yàn)中，尺寸為2mm×500μm×0.12μm的單管芯片，被貼裝到尺寸為6.35mm×2.18mm×6.86mm（長×寬×高）的C-mount封裝襯底上（預(yù)先沉積了AuSn焊料）。對(duì)9個(gè)樣品的評(píng)估結(jié)果顯示，芯片在C-mount封裝襯底上的放置凸出量小于4.3μm@3σ，所實(shí)現(xiàn)的貼裝后關(guān)鍵參數(shù)都能到達(dá)目標(biāo)規(guī)范要求。
除了放置精度外，還使用SAM方法測(cè)量了焊料界面的空隙率。使用Sonoscan D-9000 C-SAM測(cè)量工具采集原始圖像并進(jìn)行處理，圖4中給出了測(cè)量的空隙率結(jié)果。再次，在這個(gè)實(shí)驗(yàn)中，貼裝后空隙率優(yōu)于MIL-STD 883K Method 2030.2規(guī)范，并通過了更嚴(yán)格的HPLD空隙率規(guī)范。
圖4：C-mount封裝的空隙率測(cè)試表明，貼裝后空隙率遠(yuǎn)優(yōu)于MIL-STD 883K Method 2030.2規(guī)范，并通過了更嚴(yán)格的HPLD空隙率規(guī)范。
BoS
以下是將HPLD巴條芯片貼裝到預(yù)沉積AuSn焊料的CuW襯底上的封裝結(jié)果。實(shí)驗(yàn)中使用的HPLD巴條芯片的尺寸為10mm×2mm×130µm（長×寬×高），CuW襯底的尺寸為10.6mm×4.0mm×0.25mm（長×寬×高）。
MRSI-H-LD貼片機(jī)具有一個(gè)自調(diào)平裝置，它通過在整個(gè)貼裝表面區(qū)域施加均勻的壓力來降低smile效應(yīng)，從而保持激光芯片在襯底上的共面性。所貼裝的激光巴條的平坦度（見圖5）表明，發(fā)射激光的前端面邊緣的平坦度為130μm±1μm，或者說其機(jī)械smile范圍小于2μm，這個(gè)結(jié)果對(duì)于AuSn共晶鍵合是可接受的。
圖5：用VR50003D表面輪廓儀（由Keyence提供）測(cè)量的HPLD巴條的平坦度表明，發(fā)射激光的前端面邊緣的平坦度為130μm±1μm，或者說其機(jī)械smile范圍小于2μm，這個(gè)結(jié)果對(duì)于AuSn共晶鍵合是可接受的。
低smile效應(yīng)的巴條能提供更高的光束質(zhì)量，因此是所有高功率應(yīng)用的一個(gè)關(guān)鍵指標(biāo)。沿激光二極管巴條長度的線性偏移，也是一個(gè)重要的參數(shù)，因?yàn)榧す舛O管巴條的聚焦光束大小，會(huì)因這種偏移而變化。[4]通常，激光巴條的邊到邊的線性偏移應(yīng)小于5μm。根據(jù)實(shí)驗(yàn)結(jié)果，線性偏移的測(cè)量值為3.8μm@3σ，完全符合規(guī)范要求。
總結(jié)
實(shí)驗(yàn)結(jié)果表明，MRSI H-LD貼片機(jī)提供了一個(gè)綜合性的柔性制造系統(tǒng)（FMS）解決方案，解決了HPLD芯片貼裝工藝面臨的所有難題。該機(jī)器的芯片放置精度小于1μm@3σ，優(yōu)于1.5μm@3σ的規(guī)格，CoS和Chip on C-mount封裝的凸出量分別小于4μm和4.3μm。
此外，BoS的線性偏移為3.8μm，優(yōu)于5μm的規(guī)格要求。空隙率測(cè)試結(jié)果表明，該機(jī)器超過了所有三種封裝類型的共晶鍵合工藝的空隙率要求。CoS、Chip-on-C-mount和BoS封裝可以在一臺(tái)機(jī)器上實(shí)現(xiàn)。對(duì)于一個(gè)典型的CoS，貼裝速度超過150UPH，其獨(dú)特的功能組合為大容量和高混合HPLD封裝生產(chǎn)，提供了一個(gè)柔性的綜合性芯片貼裝解決方案。
烜芯微專業(yè)制造二極管，三極管，MOS管，橋堆等20年，工廠直銷省20%，4000家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹
烜芯微專業(yè)制造二極管，三極管，MOS管，橋堆等20年，工廠直銷省20%，4000家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹